coreboot
coreboot is an Open Source project aimed at replacing the proprietary BIOS found in most computers.
gpio.c
Go to the documentation of this file.
1 /* SPDX-License-Identifier: GPL-2.0-only */
2 
3 #ifndef LUMPY_GPIO_H
4 #define LUMPY_GPIO_H
5 
6 #include <southbridge/intel/common/gpio.h>
7 
8 /*
9  * GPIO SET 1 includes GPIO0 to GPIO31
10  */
11 
12 static const struct pch_gpio_set1 pch_gpio_set1_mode = {
13  .gpio0 = GPIO_MODE_GPIO, /* CHP3_SERDBG */
14  .gpio1 = GPIO_MODE_GPIO, /* KBC3_EXTSMI# */
15  .gpio2 = GPIO_MODE_NATIVE, /* CHP3_ALSINT# (Light Sensor) */
16  .gpio3 = GPIO_MODE_NATIVE, /* CHP3_TP_INT# (Trackpad) */
17  .gpio4 = GPIO_MODE_NONE,
18  .gpio5 = GPIO_MODE_GPIO, /* SIM3_CARD_DET# */
19  .gpio6 = GPIO_MODE_NONE,
20  .gpio7 = GPIO_MODE_GPIO, /* KBC3_RUNSCI# */
21  .gpio8 = GPIO_MODE_GPIO, /* CHP3_INTELBT_OFF# */
22  .gpio9 = GPIO_MODE_NONE,
23  .gpio10 = GPIO_MODE_NONE,
24  .gpio11 = GPIO_MODE_GPIO, /* CHP3_TP_INT# (Trackpad wake) */
25  .gpio12 = GPIO_MODE_NONE,
26  .gpio13 = GPIO_MODE_GPIO, /* CHP3_DEBUG13 */
27  .gpio14 = GPIO_MODE_GPIO, /* KBC3_WAKESCI# */
28  .gpio15 = GPIO_MODE_NONE,
29  .gpio16 = GPIO_MODE_NONE,
30  .gpio17 = GPIO_MODE_GPIO, /* KBC3_DVP_MODE */
31  .gpio18 = GPIO_MODE_NATIVE, /* MIN3_CLKREQ1# */
32  .gpio19 = GPIO_MODE_NONE,
33  .gpio20 = GPIO_MODE_NONE,
34  .gpio21 = GPIO_MODE_GPIO, /* LCD3_SIZE */
35  .gpio22 = GPIO_MODE_GPIO, /* CHP3_BIOS_CRISIS# */
36  .gpio23 = GPIO_MODE_NONE,
37  .gpio24 = GPIO_MODE_GPIO, /* KBC3_SPI_WP# */
38  .gpio25 = GPIO_MODE_NONE,
39  .gpio26 = GPIO_MODE_NATIVE, /* LAN3_CLKREQ# */
40  .gpio27 = GPIO_MODE_NONE,
41  .gpio28 = GPIO_MODE_NONE,
42  .gpio29 = GPIO_MODE_NONE,
43  .gpio30 = GPIO_MODE_NATIVE, /* CHP3_SUSWARN# */
44  .gpio31 = GPIO_MODE_NATIVE, /* KBC3_AC_PRESENT */
45 };
46 
47 static const struct pch_gpio_set1 pch_gpio_set1_direction = {
48  .gpio0 = GPIO_DIR_OUTPUT,
49  .gpio1 = GPIO_DIR_INPUT,
50  .gpio2 = GPIO_DIR_INPUT,
51  .gpio3 = GPIO_DIR_INPUT,
52  .gpio4 = GPIO_DIR_INPUT,
53  .gpio5 = GPIO_DIR_INPUT,
54  .gpio6 = GPIO_DIR_INPUT,
55  .gpio7 = GPIO_DIR_INPUT,
56  .gpio8 = GPIO_DIR_OUTPUT,
57  .gpio9 = GPIO_DIR_INPUT,
58  .gpio10 = GPIO_DIR_INPUT,
59  .gpio11 = GPIO_DIR_INPUT,
60  .gpio12 = GPIO_DIR_INPUT,
61  .gpio13 = GPIO_DIR_INPUT,
62  .gpio14 = GPIO_DIR_INPUT,
63  .gpio15 = GPIO_DIR_INPUT,
64  .gpio16 = GPIO_DIR_INPUT,
65  .gpio17 = GPIO_DIR_INPUT,
66  .gpio18 = GPIO_DIR_INPUT,
67  .gpio19 = GPIO_DIR_INPUT,
68  .gpio20 = GPIO_DIR_INPUT,
69  .gpio21 = GPIO_DIR_INPUT,
70  .gpio22 = GPIO_DIR_OUTPUT,
71  .gpio23 = GPIO_DIR_INPUT,
72  .gpio24 = GPIO_DIR_INPUT,
73  .gpio25 = GPIO_DIR_INPUT,
74  .gpio26 = GPIO_DIR_INPUT,
75  .gpio27 = GPIO_DIR_INPUT,
76  .gpio28 = GPIO_DIR_INPUT,
77  .gpio29 = GPIO_DIR_INPUT,
78  .gpio30 = GPIO_DIR_INPUT,
79  .gpio31 = GPIO_DIR_INPUT,
80 };
81 
82 static const struct pch_gpio_set1 pch_gpio_set1_level = {
83  .gpio0 = GPIO_LEVEL_LOW,
84  .gpio1 = GPIO_LEVEL_LOW,
85  .gpio2 = GPIO_LEVEL_LOW,
86  .gpio3 = GPIO_LEVEL_LOW,
87  .gpio4 = GPIO_LEVEL_LOW,
88  .gpio5 = GPIO_LEVEL_LOW,
89  .gpio6 = GPIO_LEVEL_LOW,
90  .gpio7 = GPIO_LEVEL_LOW,
91  .gpio8 = GPIO_LEVEL_LOW,
92  .gpio9 = GPIO_LEVEL_LOW,
93  .gpio10 = GPIO_LEVEL_LOW,
94  .gpio11 = GPIO_LEVEL_LOW,
95  .gpio12 = GPIO_LEVEL_LOW,
96  .gpio13 = GPIO_LEVEL_LOW,
97  .gpio14 = GPIO_LEVEL_LOW,
98  .gpio15 = GPIO_LEVEL_LOW,
99  .gpio16 = GPIO_LEVEL_LOW,
100  .gpio17 = GPIO_LEVEL_LOW,
101  .gpio18 = GPIO_LEVEL_LOW,
102  .gpio19 = GPIO_LEVEL_LOW,
103  .gpio20 = GPIO_LEVEL_LOW,
104  .gpio21 = GPIO_LEVEL_LOW,
105  .gpio22 = GPIO_LEVEL_HIGH,
106  .gpio23 = GPIO_LEVEL_LOW,
107  .gpio24 = GPIO_LEVEL_LOW,
108  .gpio25 = GPIO_LEVEL_LOW,
109  .gpio26 = GPIO_LEVEL_LOW,
110  .gpio27 = GPIO_LEVEL_LOW,
111  .gpio28 = GPIO_LEVEL_LOW,
112  .gpio29 = GPIO_LEVEL_LOW,
113  .gpio30 = GPIO_LEVEL_LOW,
114  .gpio31 = GPIO_LEVEL_LOW,
115 };
116 
117 static const struct pch_gpio_set1 pch_gpio_set1_invert = {
118  .gpio0 = GPIO_NO_INVERT,
119  .gpio1 = GPIO_INVERT,
120  .gpio2 = GPIO_INVERT,
121  .gpio3 = GPIO_INVERT,
122  .gpio4 = GPIO_NO_INVERT,
123  .gpio5 = GPIO_INVERT,
124  .gpio6 = GPIO_NO_INVERT,
125  .gpio7 = GPIO_INVERT,
126  .gpio8 = GPIO_NO_INVERT,
127  .gpio9 = GPIO_NO_INVERT,
128  .gpio10 = GPIO_NO_INVERT,
129  .gpio11 = GPIO_INVERT,
130  .gpio12 = GPIO_NO_INVERT,
131  .gpio13 = GPIO_NO_INVERT,
132  .gpio14 = GPIO_INVERT,
133  .gpio15 = GPIO_NO_INVERT,
134 };
135 
136 /*
137  * GPIO SET 2 includes GPIO32 to GPIO63
138  */
139 
140 static const struct pch_gpio_set2 pch_gpio_set2_mode = {
141  .gpio32 = GPIO_MODE_NATIVE, /* PCI3_CLKRUN# */
142  .gpio33 = GPIO_MODE_GPIO, /* Onboard Memory Capacity */
143  .gpio34 = GPIO_MODE_NONE,
144  .gpio35 = GPIO_MODE_GPIO, /* CHP3_WLAN_OFF# */
145  .gpio36 = GPIO_MODE_NONE,
146  .gpio37 = GPIO_MODE_GPIO, /* CHP3_FDI_OVRVLTG */
147  .gpio38 = GPIO_MODE_GPIO, /* CHP3_3G_OFF# */
148  .gpio39 = GPIO_MODE_NONE,
149  .gpio40 = GPIO_MODE_NATIVE, /* USB3_OC1# */
150  .gpio41 = GPIO_MODE_GPIO, /* Onboard Memory Revision */
151  .gpio42 = GPIO_MODE_GPIO, /* CHP3_REC_MODE# */
152  .gpio43 = GPIO_MODE_GPIO, /* CHP3_HSPA_PWRON# */
153  .gpio44 = GPIO_MODE_GPIO, /* CHP3_SMRT_CHG0_CTL2# */
154  .gpio45 = GPIO_MODE_GPIO, /* CHP3_SMRT_CHG0_CTL3# */
155  .gpio46 = GPIO_MODE_GPIO, /* CHP3_SMRT_CHG1_CTL2# */
156  .gpio47 = GPIO_MODE_GPIO, /* CHP3_CHG_ENABLE0 */
157  .gpio48 = GPIO_MODE_GPIO, /* CHP3_BT_OFF# */
158  .gpio49 = GPIO_MODE_GPIO, /* Onboard Memory Vendor */
159  .gpio50 = GPIO_MODE_NONE,
160  .gpio51 = GPIO_MODE_NONE,
161  .gpio52 = GPIO_MODE_NONE,
162  .gpio53 = GPIO_MODE_NATIVE,
163  .gpio54 = GPIO_MODE_NONE,
164  .gpio55 = GPIO_MODE_GPIO, /* STP_A16OVR */
165  .gpio56 = GPIO_MODE_GPIO, /* CHP3_CHG_ENABLE1 */
166  .gpio57 = GPIO_MODE_GPIO, /* CHP3_DEBUG10 */
167  .gpio58 = GPIO_MODE_NATIVE, /* SIO3_THERM_SMCLK# */
168  .gpio59 = GPIO_MODE_NATIVE, /* USB3_OC0# */
169  .gpio60 = GPIO_MODE_GPIO, /* CHP3_DRAMRST_GATE */
170  .gpio61 = GPIO_MODE_NATIVE, /* CHP3_SUSSTAT# */
171  .gpio62 = GPIO_MODE_NATIVE, /* CHP3_SUSCLK */
172  .gpio63 = GPIO_MODE_NATIVE, /* CHP3_SLPS5# */
173 };
174 
175 static const struct pch_gpio_set2 pch_gpio_set2_direction = {
176  .gpio32 = GPIO_DIR_INPUT,
177  .gpio33 = GPIO_DIR_INPUT,
178  .gpio34 = GPIO_DIR_INPUT,
179  .gpio35 = GPIO_DIR_OUTPUT,
180  .gpio36 = GPIO_DIR_INPUT,
181  .gpio37 = GPIO_DIR_INPUT,
182  .gpio38 = GPIO_DIR_OUTPUT,
183  .gpio39 = GPIO_DIR_INPUT,
184  .gpio40 = GPIO_DIR_INPUT,
185  .gpio41 = GPIO_DIR_INPUT,
186  .gpio42 = GPIO_DIR_INPUT,
187  .gpio43 = GPIO_DIR_OUTPUT,
188  .gpio44 = GPIO_DIR_OUTPUT,
189  .gpio45 = GPIO_DIR_OUTPUT,
190  .gpio46 = GPIO_DIR_OUTPUT,
191  .gpio47 = GPIO_DIR_OUTPUT,
192  .gpio48 = GPIO_DIR_OUTPUT,
193  .gpio49 = GPIO_DIR_INPUT,
194  .gpio50 = GPIO_DIR_INPUT,
195  .gpio51 = GPIO_DIR_INPUT,
196  .gpio52 = GPIO_DIR_INPUT,
197  .gpio53 = GPIO_DIR_INPUT,
198  .gpio54 = GPIO_DIR_INPUT,
199  .gpio55 = GPIO_DIR_INPUT,
200  .gpio56 = GPIO_DIR_OUTPUT,
201  .gpio57 = GPIO_DIR_OUTPUT,
202  .gpio58 = GPIO_DIR_INPUT,
203  .gpio59 = GPIO_DIR_INPUT,
204  .gpio60 = GPIO_DIR_OUTPUT,
205  .gpio61 = GPIO_DIR_INPUT,
206  .gpio62 = GPIO_DIR_INPUT,
207  .gpio63 = GPIO_DIR_INPUT,
208 };
209 
210 static const struct pch_gpio_set2 pch_gpio_set2_level = {
211  .gpio32 = GPIO_LEVEL_LOW,
212  .gpio33 = GPIO_LEVEL_LOW,
213  .gpio34 = GPIO_LEVEL_LOW,
214  .gpio35 = GPIO_LEVEL_HIGH, /* Enable WLAN */
215  .gpio36 = GPIO_LEVEL_LOW,
216  .gpio37 = GPIO_LEVEL_LOW,
217  .gpio38 = GPIO_LEVEL_HIGH, /* Enable 3G */
218  .gpio39 = GPIO_LEVEL_LOW,
219  .gpio40 = GPIO_LEVEL_LOW,
220  .gpio41 = GPIO_LEVEL_LOW,
221  .gpio42 = GPIO_LEVEL_LOW,
222  .gpio43 = GPIO_LEVEL_LOW,
223  .gpio44 = GPIO_LEVEL_HIGH, /* CTL2 = 1 for USB0 SDP */
224  .gpio45 = GPIO_LEVEL_LOW, /* CTL3 = 0 for USB0 SDP */
225  .gpio46 = GPIO_LEVEL_HIGH, /* CTL2 = 1 for USB1 SDP */
226  .gpio47 = GPIO_LEVEL_HIGH, /* Enable USB0 */
227  .gpio48 = GPIO_LEVEL_LOW, /* Disable Bluetooth */
228  .gpio49 = GPIO_LEVEL_LOW,
229  .gpio50 = GPIO_LEVEL_LOW,
230  .gpio51 = GPIO_LEVEL_LOW,
231  .gpio52 = GPIO_LEVEL_LOW,
232  .gpio53 = GPIO_LEVEL_LOW,
233  .gpio54 = GPIO_LEVEL_LOW,
234  .gpio55 = GPIO_LEVEL_LOW,
235  .gpio56 = GPIO_LEVEL_HIGH, /* Enable USB1 */
236  .gpio57 = GPIO_LEVEL_LOW,
237  .gpio58 = GPIO_LEVEL_LOW,
238  .gpio59 = GPIO_LEVEL_LOW,
239  .gpio60 = GPIO_LEVEL_HIGH,
240  .gpio61 = GPIO_LEVEL_LOW,
241  .gpio62 = GPIO_LEVEL_LOW,
242  .gpio63 = GPIO_LEVEL_LOW,
243 };
244 
245 /*
246  * GPIO SET 3 includes GPIO64 to GPIO75
247  */
248 
249 static const struct pch_gpio_set3 pch_gpio_set3_mode = {
250  .gpio64 = GPIO_MODE_NONE,
251  .gpio65 = GPIO_MODE_NONE,
252  .gpio66 = GPIO_MODE_NONE,
253  .gpio67 = GPIO_MODE_NONE,
254  .gpio68 = GPIO_MODE_NONE,
255  .gpio69 = GPIO_MODE_GPIO, /* PEX3_WWAN_DET# */
256  .gpio70 = GPIO_MODE_GPIO, /* CHP3_WLAN_RST# */
257  .gpio71 = GPIO_MODE_GPIO, /* CHP3_WLAN_PWRON */
258  .gpio72 = GPIO_MODE_NATIVE, /* BATLOW# (pullup) */
259  .gpio73 = GPIO_MODE_GPIO, /* CHP3_SMRT_CHG1_CTL3# */
260  .gpio74 = GPIO_MODE_NONE,
261  .gpio75 = GPIO_MODE_NATIVE, /* SIO3_THERM_SMDATA# */
262 };
263 
264 static const struct pch_gpio_set3 pch_gpio_set3_direction = {
265  .gpio64 = GPIO_DIR_INPUT,
266  .gpio65 = GPIO_DIR_INPUT,
267  .gpio66 = GPIO_DIR_INPUT,
268  .gpio67 = GPIO_DIR_INPUT,
269  .gpio68 = GPIO_DIR_INPUT,
270  .gpio69 = GPIO_DIR_INPUT,
271  .gpio70 = GPIO_DIR_OUTPUT,
272  .gpio71 = GPIO_DIR_OUTPUT,
273  .gpio72 = GPIO_DIR_INPUT,
274  .gpio73 = GPIO_DIR_OUTPUT,
275  .gpio74 = GPIO_DIR_INPUT,
276  .gpio75 = GPIO_DIR_INPUT,
277 };
278 
279 static const struct pch_gpio_set3 pch_gpio_set3_level = {
280  .gpio64 = GPIO_LEVEL_LOW,
281  .gpio65 = GPIO_LEVEL_LOW,
282  .gpio66 = GPIO_LEVEL_LOW,
283  .gpio67 = GPIO_LEVEL_LOW,
284  .gpio68 = GPIO_LEVEL_LOW,
285  .gpio69 = GPIO_LEVEL_LOW,
286  .gpio70 = GPIO_LEVEL_HIGH, /* WLAN out of reset */
287  .gpio71 = GPIO_LEVEL_HIGH, /* WLAN power on */
288  .gpio72 = GPIO_LEVEL_LOW,
289  .gpio73 = GPIO_LEVEL_LOW, /* USB1 CTL3 = 0 for SDP */
290  .gpio74 = GPIO_LEVEL_LOW,
291  .gpio75 = GPIO_LEVEL_LOW,
292 };
293 
294 static const struct pch_gpio_set2 pch_gpio_set2_reset = {
295  .gpio38 = GPIO_RESET_RSMRST,
296  .gpio43 = GPIO_RESET_RSMRST,
297 };
298 
299 const struct pch_gpio_map mainboard_gpio_map = {
300  .set1 = {
301  .mode = &pch_gpio_set1_mode,
302  .direction = &pch_gpio_set1_direction,
303  .level = &pch_gpio_set1_level,
304  .invert = &pch_gpio_set1_invert,
305  },
306  .set2 = {
307  .mode = &pch_gpio_set2_mode,
308  .direction = &pch_gpio_set2_direction,
309  .level = &pch_gpio_set2_level,
310  .reset = &pch_gpio_set2_reset,
311  },
312  .set3 = {
313  .mode = &pch_gpio_set3_mode,
314  .direction = &pch_gpio_set3_direction,
315  .level = &pch_gpio_set3_level,
316  },
317 };
318 
319 #endif
mainboard_gpio_map
const struct pch_gpio_map mainboard_gpio_map
Definition: gpio.c:87
pch_gpio_set1_direction
const struct pch_gpio_set1 pch_gpio_set1_direction
Definition: gpio.c:40
pch_gpio_set2_level
const struct pch_gpio_set2 pch_gpio_set2_level
Definition: gpio.c:157
pch_gpio_set1_level
const struct pch_gpio_set1 pch_gpio_set1_level
Definition: gpio.c:75
pch_gpio_set3_direction
const struct pch_gpio_set3 pch_gpio_set3_direction
Definition: gpio.c:187
pch_gpio_set2_mode
const struct pch_gpio_set2 pch_gpio_set2_mode
Definition: gpio.c:87
pch_gpio_set1_invert
const struct pch_gpio_set1 pch_gpio_set1_invert
Definition: gpio.c:84
pch_gpio_set1_mode
const struct pch_gpio_set1 pch_gpio_set1_mode
Definition: gpio.c:5
pch_gpio_set3_mode
const struct pch_gpio_set3 pch_gpio_set3_mode
Definition: gpio.c:172
pch_gpio_set3_level
const struct pch_gpio_set3 pch_gpio_set3_level
Definition: gpio.c:202
pch_gpio_set2_direction
const struct pch_gpio_set2 pch_gpio_set2_direction
Definition: gpio.c:122
pch_gpio_set2_reset
static const struct pch_gpio_set2 pch_gpio_set2_reset
Definition: gpio.c:294
GPIO_LEVEL_HIGH
#define GPIO_LEVEL_HIGH
Definition: gpio.h:54
GPIO_LEVEL_LOW
#define GPIO_LEVEL_LOW
Definition: gpio.h:53
GPIO_DIR_INPUT
#define GPIO_DIR_INPUT
Definition: gpio.h:51
GPIO_DIR_OUTPUT
#define GPIO_DIR_OUTPUT
Definition: gpio.h:50
GPIO_MODE_GPIO
@ GPIO_MODE_GPIO
Definition: gpio.h:20
GPIO_INVERT
#define GPIO_INVERT
Definition: gpio.h:32
GPIO_NO_INVERT
#define GPIO_NO_INVERT
Definition: gpio.h:31
GPIO_MODE_NATIVE
#define GPIO_MODE_NATIVE
Definition: gpio.h:24
GPIO_MODE_NONE
#define GPIO_MODE_NONE
Definition: gpio.h:26
GPIO_RESET_RSMRST
#define GPIO_RESET_RSMRST
Definition: gpio.h:41
pch_gpio_map
Definition: gpio.h:128
pch_gpio_map::mode
const struct pch_gpio_set1 * mode
Definition: gpio.h:130
pch_gpio_map::set1
struct pch_gpio_map::@1669 set1
pch_gpio_set1
Definition: gpio.h:43
pch_gpio_set1::gpio0
u32 gpio0
Definition: gpio.h:44
pch_gpio_set2
Definition: gpio.h:78
pch_gpio_set2::gpio38
u32 gpio38
Definition: gpio.h:85
pch_gpio_set2::gpio32
u32 gpio32
Definition: gpio.h:79
pch_gpio_set3
Definition: gpio.h:113
pch_gpio_set3::gpio64
u32 gpio64
Definition: gpio.h:114