coreboot
coreboot is an Open Source project aimed at replacing the proprietary BIOS found in most computers.
gpio.c
Go to the documentation of this file.
1 /* SPDX-License-Identifier: GPL-2.0-only */
2 
3 #include <southbridge/intel/lynxpoint/lp_gpio.h>
4 
5 const struct pch_lp_gpio_map mainboard_lp_gpio_map[] = {
6  [0] = { .conf0 = GPIO_MODE_GPIO | GPIO_DIR_INPUT | GPIO_IRQ_LEVEL },
7  [1] = { .conf0 = GPIO_MODE_GPIO | GPIO_DIR_INPUT | GPIO_INVERT | GPIO_IRQ_LEVEL },
8  [2] = LP_GPIO_OUT_LOW,
9  [3] = LP_GPIO_OUT_HIGH,
10  [4] = LP_GPIO_OUT_HIGH,
11  [5] = LP_GPIO_OUT_HIGH,
12  [6] = { .conf0 = GPIO_MODE_GPIO | GPIO_DIR_INPUT | GPIO_INVERT | GPIO_IRQ_LEVEL },
13  [7] = { .conf0 = GPIO_MODE_GPIO | GPIO_DIR_INPUT | GPIO_INVERT | GPIO_IRQ_LEVEL },
14  [8] = LP_GPIO_OUT_HIGH,
15  [9] = LP_GPIO_OUT_HIGH,
16  [10] = LP_GPIO_OUT_HIGH,
17  [11] = LP_GPIO_OUT_HIGH,
18  [12] = LP_GPIO_NATIVE,
19  [13] = LP_GPIO_OUT_HIGH,
20  [14] = LP_GPIO_OUT_HIGH,
21  [15] = LP_GPIO_OUT_HIGH,
22  [16] = { .conf0 = GPIO_MODE_GPIO | GPIO_DIR_INPUT | GPIO_IRQ_LEVEL,
23  .route = GPIO_ROUTE_SMI },
24  [17] = { .conf0 = GPIO_MODE_GPIO | GPIO_DIR_INPUT | GPIO_IRQ_LEVEL },
25  [18] = LP_GPIO_OUT_HIGH,
26  [19] = LP_GPIO_NATIVE,
27  [20] = LP_GPIO_NATIVE,
28  [21] = LP_GPIO_NATIVE,
29  [22] = LP_GPIO_OUT_HIGH,
30  [23] = LP_GPIO_OUT_HIGH,
31  [24] = LP_GPIO_OUT_HIGH,
32  [25] = LP_GPIO_OUT_HIGH,
33  [26] = { .conf0 = GPIO_MODE_GPIO | GPIO_DIR_INPUT | GPIO_IRQ_LEVEL },
34  [27] = { .conf0 = GPIO_MODE_GPIO | GPIO_DIR_INPUT | GPIO_INVERT | GPIO_IRQ_LEVEL },
35  [28] = LP_GPIO_OUT_HIGH,
36  [29] = LP_GPIO_OUT_HIGH,
37  [30] = LP_GPIO_NATIVE,
38  [31] = LP_GPIO_NATIVE,
39  [32] = LP_GPIO_NATIVE,
40  [33] = LP_GPIO_NATIVE,
41  [34] = LP_GPIO_OUT_HIGH,
42  [35] = { .conf0 = GPIO_MODE_GPIO | GPIO_DIR_INPUT | GPIO_INVERT | GPIO_IRQ_LEVEL },
43  [36] = { .conf0 = GPIO_MODE_GPIO | GPIO_DIR_INPUT | GPIO_IRQ_LEVEL,
44  .route = GPIO_ROUTE_SMI },
45  [37] = LP_GPIO_NATIVE,
46  [38] = LP_GPIO_NATIVE,
47  [39] = { .conf0 = GPIO_MODE_GPIO | GPIO_DIR_INPUT | GPIO_INVERT | GPIO_IRQ_LEVEL,
48  .route = GPIO_ROUTE_SMI },
49  [40] = { .conf0 = GPIO_MODE_GPIO | GPIO_DIR_INPUT | GPIO_INVERT | GPIO_IRQ_LEVEL,
50  .route = GPIO_ROUTE_SMI },
51  [41] = { .conf0 = GPIO_MODE_GPIO | GPIO_DIR_INPUT | GPIO_INVERT | GPIO_IRQ_LEVEL },
52  [42] = { .conf0 = GPIO_MODE_GPIO | GPIO_DIR_INPUT | GPIO_INVERT | GPIO_IRQ_LEVEL },
53  [43] = LP_GPIO_OUT_HIGH,
54  [44] = LP_GPIO_OUT_LOW,
55  [45] = { .conf0 = GPIO_MODE_GPIO | GPIO_DIR_INPUT | GPIO_INVERT | GPIO_IRQ_LEVEL },
56  [46] = { .conf0 = GPIO_MODE_GPIO | GPIO_DIR_INPUT | GPIO_IRQ_LEVEL },
57  [47] = LP_GPIO_OUT_HIGH,
58  [48] = LP_GPIO_OUT_LOW,
59  [49] = LP_GPIO_OUT_HIGH,
60  [50] = LP_GPIO_OUT_HIGH,
61  [51] = LP_GPIO_OUT_HIGH,
62  [52] = LP_GPIO_OUT_HIGH,
63  [53] = LP_GPIO_OUT_HIGH,
64  [54] = LP_GPIO_OUT_LOW,
65  [55] = { .conf0 = GPIO_MODE_GPIO | GPIO_DIR_INPUT | GPIO_IRQ_LEVEL,
66  .pirq = GPIO_PIRQ_APIC_ROUTE },
67  [56] = LP_GPIO_OUT_HIGH,
68  [57] = LP_GPIO_OUT_LOW,
69  [58] = LP_GPIO_OUT_HIGH,
70  [59] = { .conf0 = GPIO_MODE_GPIO | GPIO_DIR_INPUT | GPIO_IRQ_LEVEL },
71  [60] = LP_GPIO_OUT_HIGH,
72  [61] = LP_GPIO_OUT_LOW,
73  [62] = LP_GPIO_NATIVE,
74  [63] = LP_GPIO_NATIVE,
75  [64] = LP_GPIO_OUT_HIGH,
76  [65] = LP_GPIO_OUT_LOW,
77  [66] = LP_GPIO_OUT_HIGH,
78  [67] = LP_GPIO_OUT_HIGH,
79  [68] = LP_GPIO_OUT_HIGH,
80  [69] = LP_GPIO_OUT_HIGH,
81  [70] = LP_GPIO_OUT_LOW,
82  [71] = LP_GPIO_NATIVE,
83  [72] = LP_GPIO_NATIVE,
84  [73] = { .conf0 = GPIO_MODE_GPIO | GPIO_DIR_INPUT | GPIO_IRQ_LEVEL },
85  [74] = LP_GPIO_NATIVE,
86  [75] = LP_GPIO_NATIVE,
87  [76] = { .conf0 = GPIO_MODE_GPIO | GPIO_DIR_INPUT | GPIO_IRQ_LEVEL },
88  [77] = { .conf0 = GPIO_MODE_GPIO | GPIO_DIR_INPUT | GPIO_IRQ_LEVEL },
89  [78] = { .conf0 = GPIO_MODE_GPIO | GPIO_DIR_INPUT | GPIO_IRQ_LEVEL,
90  .route = GPIO_ROUTE_SMI },
91  [79] = { .conf0 = GPIO_MODE_GPIO | GPIO_DIR_INPUT | GPIO_IRQ_LEVEL },
92  [80] = LP_GPIO_OUT_LOW,
93  [81] = LP_GPIO_NATIVE,
94  [82] = LP_GPIO_OUT_HIGH,
95  [83] = LP_GPIO_OUT_HIGH,
96  [84] = LP_GPIO_OUT_HIGH,
97  [85] = LP_GPIO_OUT_HIGH,
98  [86] = LP_GPIO_OUT_HIGH,
99  [87] = LP_GPIO_OUT_HIGH,
100  [88] = LP_GPIO_OUT_HIGH,
101  [89] = LP_GPIO_OUT_HIGH,
102  [90] = LP_GPIO_OUT_HIGH,
103  [91] = { .conf0 = GPIO_MODE_GPIO | GPIO_DIR_INPUT | GPIO_IRQ_LEVEL },
104  [92] = { .conf0 = GPIO_MODE_GPIO | GPIO_DIR_INPUT | GPIO_IRQ_LEVEL },
105  [93] = { .conf0 = GPIO_MODE_GPIO | GPIO_DIR_INPUT | GPIO_IRQ_LEVEL },
106  [94] = LP_GPIO_OUT_HIGH,
107  LP_GPIO_END
108 };
lp_gpio.h
GPIO_PIRQ_APIC_ROUTE
#define GPIO_PIRQ_APIC_ROUTE
Definition: lp_gpio.h:84
GPIO_IRQ_LEVEL
#define GPIO_IRQ_LEVEL
Definition: lp_gpio.h:38
LP_GPIO_OUT_HIGH
#define LP_GPIO_OUT_HIGH
Definition: lp_gpio.h:135
LP_GPIO_END
#define LP_GPIO_END
Definition: lp_gpio.h:86
GPIO_ROUTE_SMI
#define GPIO_ROUTE_SMI
Definition: lp_gpio.h:64
LP_GPIO_NATIVE
#define LP_GPIO_NATIVE
Definition: lp_gpio.h:89
LP_GPIO_OUT_LOW
#define LP_GPIO_OUT_LOW
Definition: lp_gpio.h:140
mainboard_lp_gpio_map
const struct pch_lp_gpio_map mainboard_lp_gpio_map[]
Definition: gpio.c:5
GPIO_DIR_INPUT
#define GPIO_DIR_INPUT
Definition: gpio.h:51
GPIO_MODE_GPIO
@ GPIO_MODE_GPIO
Definition: gpio.h:20
GPIO_INVERT
#define GPIO_INVERT
Definition: gpio.h:32
pch_lp_gpio_map
Definition: lp_gpio.h:145
pch_lp_gpio_map::conf0
u32 conf0
Definition: lp_gpio.h:147