![]() |
coreboot
coreboot is an Open Source project aimed at replacing the proprietary BIOS found in most computers.
|
#include <gpio.h>
Go to the source code of this file.
Macros | |
#define | GPIO_RESET GPIO(0, B, 5) |
Functions | |
void | setup_chromeos_gpios (void) |
Definition at line 10 of file chromeos.c.
References board_id(), CONFIG, CR50_IRQ, EC_IN_RW, EC_IRQ, EC_SUSPEND_L, GPIO_AMP_ENABLE, GPIO_AP_EC_INT, GPIO_AP_WP_ODL, GPIO_AVDD_LCD_ENABLE, GPIO_AVEE_LCD_ENABLE, GPIO_BACKLIGHT_ENABLE, GPIO_BEEP_ON, GPIO_BT_WAKE_AP_ODL, GPIO_DPBRDG_INT_ODL, GPIO_EC_AP_HPD_OD, GPIO_EC_AP_INT, GPIO_EC_AP_INT_ODL, GPIO_EC_IN_RW, GPIO_EC_IN_RW_ODL, GPIO_EC_IRQ, GPIO_ECIRQ, GPIO_EDP_BRIDGE_ENABLE, GPIO_EDPBRDG_INT_ODL, GPIO_EN_FP_RAILS, GPIO_EN_PP3300_DX_EDP, GPIO_EN_SPK, GPIO_EN_SPK_AMP, GPIO_FP_RST_L, GPIO_FPMCU_BOOT0, GPIO_GSC_AP_INT, GPIO_GSC_AP_INT_ODL, GPIO_H1_AP_INT, GPIO_HP_INT_ODL, gpio_input(), gpio_input_irq(), gpio_input_pullup(), GPIO_LID, GPIO_MIPI_1V8_ENABLE, gpio_output(), GPIO_PEN_EJECT_OD, GPIO_POWER, GPIO_PS8640_EDP_BRIDGE_3V3_ENABLE, GPIO_PS8640_EDP_BRIDGE_RST_L, GPIO_PULL_UP, GPIO_RECOVERY, GPIO_RECOVERY_PUSHKEY, GPIO_RECOVERY_SERVO, GPIO_RESET, GPIO_RST_RT1011, GPIO_SAR_INT_ODL, GPIO_SD_CD, GPIO_SD_CD_L, GPIO_TCHPAD_INT_ODL, GPIO_TCHSCR_INT_1V8_ODL, GPIO_UCAM_DET_ODL, GPIO_VDD_RESET_1V8, GPIO_WIFI_INT_ODL, GPIO_WP, GPIO_XHCI_DONE, IRQ_TYPE_RISING_EDGE, LID, POWER_BUTTON, and WRITE_PROTECT.
Referenced by bootblock_mainboard_init(), and mainboard_early_init().